Searching PAJ 1/2 ページ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-155527

(43)Date of publication of application: 28.06.1988

(51)Int.Cl.

H01J 11/00 H01J 17/00

(21)Application number : **61-302955** 

(71)Applicant: FUJITSU LTD

(22)Date of filing:

18.12.1986

(72)Inventor: NANTO TOSHIYUKI

SHINODA TSUTAE HORIO KENJI


MIYAHARA MAMORU


### (54) MANUFACTURE OF GAS DISCHARGE PANEL

#### (57)Abstract:

PURPOSE: To enable sticking of a phosphor on displaying points without interruption of large partitions by spraying a cover substrate, from a nozzle, with a phosphor solution, which is formed by dissolving a phosphor into a solvent, insularly corresponding to discharge points.

CONSTITUTION: While an injection head 1 is slided on a scanning mechanism 3, the scanning mechanism 3 itself is moved perpendicularly to said sliding direction, at every pitch of a picture element on the whole surface of a cover substrate 6. Therefore, a space length is maintained between a nozzle 2 and partitions 7. The cover substrate 6 on which the partitions 7 are processed in advance is fixed not to move on a mounting board 8. Since each temporary stopping position for the injection head 1 moving on the scanning mechanism 3 controlled via a controlling cable 4 from a controlling portion 5 corresponds to each position for the picture element, a phosphor solution is dripped or injected





thereat through the nozzle 2 from the injection head 1. Hence, coating of the phosphor 9 is completed on positions which correspond to displaying discharge portions surrounded with the partitions 7 on the bottom part of the substrate 6 by dripping or injection of the phosphor solution from the nozzle 2.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

Searching PAJ

2/2 ページ

[Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

⑩ 日本国特許庁(JP)

⑪特許出願公開

### ⑩ 公 開 特 許 公 報 (A)

昭63 - 15527

@Int.Cl.4	識別記号	庁内整理番号	❷公開	昭和63年(1988)1月22日
H 03 K 19/086 H 01 L 27/08 H 03 K 19/003	101	8326-5 J Z - 7925-5 F 8326-5 J	審査請求 未請求	発明の数 1 (全4 頁)

母発明の名称 論理回路

②特 顧 昭61-160262

②出 願 昭61(1986)7月8日

⑫発 明 者 角 井 広 幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

砂発 明 者 山 口 賢 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

**P3** 

切出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明 相 密

1. 発明の名称

益理回路

2.特許請求の範囲

複数のトランジスタ(Qı~Qu)でカレント スイッチを構成したエミッタ・カップルド・ロジック形の論理回路において、

数数数のトランジスタ(Qı~Qn)にアースレベルの電線(Vcc)よりの電換を供給する複数の抵抗(Rı~Rs)夫々に対応して設けられており、数複数のトランジスタ(Qı~Qn)と該複数の抵抗(Rı~Rs)との接較点に一端を接続され、負のレベルの電線(Vee)に他場を接続された複数の定電波回路(21.22.26.27.41)を有することを特徴とする論理回路。3.発明の詳細な説明

(概要)

 して、この気抗に小電液を流すことによって出力 レベルを一定にしつつ、抵抗値を小さくすること によって、α枠の入来による負値性ノイズの放電 時間を短かくし、そのバルス幅を短かくする。

### 〔産業上の利用分野〕

本発明は論理回路に関し、特にフリップフロップ等の前段に設けられるECL形の論理回路に関する。

監理国路の半導体集積回路ではアンド回路。オア回路等の組合せ回路とフリップフロップ、レジスタ等の順序回路とが続々に組合せられて回路構成がなされている。

上記の論理回路においては第4図に示す如く、 順序回路であるD形のフリップフロップ1のクロック入力は都合せ回路であるオア回路2を介して 供給することが一般的である。

#### (従来の技術)

第5刻は従来の論理国路の一切の国路図を示す。

#### 特開昭63-15527 (2)

この回路はECL (エミッタ・カップルド・ロジック) 形のオア回路で第4回のオア回路で第2に用いられるものである。

同図中、領子10又は11が領子12の基準電圧VREFより高いHレベルとなると、抵抗R1及びトランジスタQ1にはほとんど電流が扱れなくなり、電子13よりHレベルの信号が出力される

#### (発明が解決しようとする関類点)

第5 図示の回路において、電子 13 より H レベルの信号が出力されている際に、この回路に α 格が入来すると、トランジスタ Q 」のコレクタ 及び拡散抵抗である抵抗 R 」の接合部で電射現象が発生し、トランジスタ Q 」のコレクタ 信位が瞬間的に下がり、電子 13 の出力 信号 レベルが下がる。つまり α 格により 負極性 ノイズが発生する。

上記負極性ノイズにより類子13の電圧がフリップフロップ1のスレッショールドレベル以下となるとフリップフロップ1はデータ入力をラッチ

(21.22.26.27.41)を存する。

#### (作用)

例えばトランジスタQ」のコレクタにおける、α粒による負極性ノイズの放電時四下は、トランジスタQ」のコレクタ及び抵抗R」夫々の接合容量とトランジスタQ」のコレクタの浮遊容量との和をCとし、抵抗R。とR」との和をRとすると、次の如く表わされる。

T ∝ C · R

本発明においては上記の低抗尺が従来より尺。 だけ小さくなるため、負極性ノイズの放電時間下 が短かくなりそのパルス幅が短かくなる。

#### (実施例)

第1回は本発明になる論理回路の第1変施例の 回路例を示す。同図中、第5図と同一部分には同 一符号を付し、その説明を省略する。

第1宮の回路はECL形のオア回路及びノア回 路である。トランジスタQı, Qı, はカレ してしまい、禁動作を起こすという関節点があった。

また、第5因示の回路の出力信号が例えばSR 形のフリップフロップのセット入力電子又はリセット入力電子に供給される場合にも、関係にして SR形のフリップフロップの内部状態が反転し器

#### ( 関類点を解決するための手段)

本発明になる論理回路は、複数のトランジスタ(Qı~Qɑ)にアースレベルの電線(Vcc)よりの電流を供給する複数の抵抗(Rı~Rı)夫々に対応して設けられており、複数のトランジスタ(Qı~Qɑ)と複数の抵抗(Rı~Rı)との接続点に一端を接続され、負のレベルの電源のはVee)に他幅を接続された複数の定電波回路

ントスイッチを構成しており、これらのエミッタ 電放は定電放回路 2 0 を放れる。トランジスタ Q I のコレクタは抵抗 R I を介してアースレベル ( - 0 V ) の電散 V c c に接続され、トランジスタ Q z . Q 1 夫々のコレクタは抵抗 R z ( - R I ) を介して電散 V c c に接続されている。

また、トランジスタQ」のコレクタはエミッタフォロア構成のトランジスタQ」のベースに接続されると非に、定電後回路21の一幅に接続され、定電後回路21の他幅は負のレベル(= - 5.2 V)の電級Veeに接続されている。トランジスタQ」、Q2 夫々のコレクタはエミッタフォロア係成のトランジスタQ」のベースに接続されると共に定電旋回路22の他幅は電源帽子Veeに接続されている。

定用原回路21,22夫々は、定電波回路20 の変す電流:1、に比して小電波の電波:2 を渡す。

端子10又は11が帽子12の基準電圧 VREFより高いHレベルとなると、トランジスクQIにはほとんど電波は流れないが、抵抗RI

#### 特開昭63-15527 (3)

には定電波回路21によって電放 l 2 が流れる。 回路である。トランジスタ Q 6 , Q 7 はカレント 電波 i 2 は小電波であるため、トランジスタ Q 4 スイッチを構成し、夫々のエミッタは電波 i 1 を のエミッタに接続された端子13のオア出力の出 及す定電流回路24に接続されている。トランジ カの写は日レベルである。 スタ Q 8 , Q 9 はカレントスイッチを構成し、夫

また、このとき抵抗Rzには定形流回路20に よる電流ii と定電旋回路22による電流iz と が流れ、トランジスタQs のエミッタに接続され た帽子23のノア出力の出力信号はLレベルであ

このように、螺子13のHレベル出力時においてはα粒が入来して螺子13の出力信号のレベルが低下しても放電時間が短かくなることにより、そのパルス幅が短かくなり、次段のフリップフロップが認動作を起こすことを防止できる。

増子10及び11がLレベルである場合も、同様にしてα線が入来して増子23の出力低号のレベルが低下しても放電時間が短かくなることにより、そのパルス幅が短かくなる。

第2回は本発明回路の第2実施例の回路図を示す。この回路はECL形のアンド回路及びナンド

と電流は焼れないが、抵抗R:には定電器の図の25によって小電流に、が流れトランジスタQ。のエミッタに接続された螺子32のアンド出力は のエミッタに接続された螺子32のアンド出力時においては、 α なが入来して螺子32 の出力信号のレベル が低でしてものが見かくなるとにより、そのパルスをのにより、そのパルスをのにより、そのパルスをが短かくなる。

第3回は本発明回路の第3更施例の回路図を示す。同図中、第2回と同一部分には同一符号を付し、その説明を省略する。

図の中、カレントスイッチを侵成するトランジスタQ®、Q®のエミッタは電流icを流す定電流で電路 4 Oに接続されている。帽子3 1 には基準電圧 VREFIが供給されるている。また、トランジスタQ®、Q®、夫々のコレクタはトランジスタQ®のペースに接続されている。トランジスタ

回路である。トランジスタQ。、Q,はカレントスイッチを構成し、夫々のエミッタは電流 i i を設す定電流回路 2 4 に接続されている。トランジスタQ。、Q。はカレントスイッチを構成し、夫々のエミッタはトランジスタQ,のコレクタは抵抗R」、R。を介して電響 V c c に接続されている。トランジスタQ,のペースはトランジスクQ。のエミック及び小電流 i z を波す定電流回路 2 5 に接続されている。

トランジスタQ。のコレクタはエミッタフォロア構成のトランジスタQ。のベースに接続されると共に定電流版26に接続され、トランジスタQ。のコレクタはエミッタフォロア構成のトランジスタQ。のベース及び小電流i」を複す定電流版27に接続されている。

増子28が増子29の基準電圧VREFにより高いHレベルで、かつ増子30が増予29の基準電圧VREFにより高いHレベルであるときトジンジスタQ。にはほとん

Q 7 のコレクタは抵抗R 5 を介して電源 V c c に 接続され、かつエミッタフォロア構成のトランジ スタ Q n のベースに接続されると共に小電流 i z を使す定銀液回路 4 1 に接続されている。

増子 2 8 . 3 0 夫々が私体電圧 V R e F I より ない H レベルのときに、抵抗 R I には定電 波の路 2 6 により小電流 I z が 放れ 爛子 3 2 の出力 係 場 は H レベルである。また 環子 2 8 又は 3 0 が 基 体 電圧 V R e F I より 低い しレベルのときに、 低 が 低 E V R e F I より 低い しレベルのときに、 低 が 低 E V R e F I より 低い しレベルのときに、 近 の 路 2 7 . 4 1 に より 小電色 i z が 終れ 環子 3 3 の 出 分 保 写 は 日 レベ ル ル の ように、 な なが 入来 して 出力 係 の の パルス 崎 ば 知 かく なる。

#### (発明の効果)

上述の如く、本発明によれば、 α 段の入来により発生する負権性ノイズの放電時間を延かくすることができ、 Η レベルの出力信号のレベル低下のパルス場が短かくでき収役のフリップフロップ等

### 特開昭63-15527(4)

の課動作を防止できる。

4. 図面の筒甲な説明

第1図、第2図、第3図夫々は本発明になる論 理回路の各変施例の回路図、

第4図は論理回路の接続を示す関、


第5回は従来回路の一例の回路関である。

図中において

20~22.24~27.40.41 は定危疫 回路、

Ri~Riは负荷抵抗、

Qı ~Qn はトランジスタである。



NAND

RATE RS

OF ON VIET 31

AND

OF ON VIET 25

IZH ST 12 | ST 12 |



